(11) Publication number.

01163849 A

Generated Document

PATENT ABSTRACTS OF JAPAN

(21) Application number: 62323360

(51) Intl. Cl.: G06F 12/00 G11C 7/00

(22) Application date: 21.12.87

(30) Priority:
(43) Date of application 28.06.89 publication:
(84) Designated contracting states:

(71) Applicant: HITACHI MICRO COMPUT ENG LTD

(72) Inventor: NAKAGAWA TAKAAKI

(74) Representative:


(54) SEMICONDUCTOR INTEGRATED CIRCUIT


(57) Abstract:

PURPOSE: To curtail a special interface circuit as an external circuit by making an interface means built—in which generates an internal access timing while carrying out the interface between an internal part and a microprocessor according to control information.

CONSTITUTION: The control information corresponding to the types of a processor to be interfaced or the linking condition of the processor are set beforehand to a mask ROM 24. An interface means 20 directly linked to the microprocessor exchanges the information between the processor and a SRAM part 2 to be an internal data storing means, and generates the access timing based on the control information. Consequently, an external special access timing generating circuit is unnecessary to be provided, and further, when address information corresponding to a chip selecting condition is included in the control information, an external address decoder is unnecessary to be formed. Thus, the external circuit necessary for the interface between the processor can be curtailed.

COPYRIGHT: (C) 1989,JPO&Japio





Our Comment: The Examiner seems to think as follows. The mask ROM 24 corresponds to the register in present Claim 1. Access timing signals, which are generated based on the contents of the ROM 24, involve naturally time delay. It is explained that an EEPROM may be used in place of the mask ROM 24.

⑩日本国特許庁(JP)

⑩特許出願公開

② 公 開 特 許 公 報 (A) 平1 − 163849

@Int.Cl.4

識別記号

庁内整理番号

每公開 平成1年(1989)6月28日

G 06 F 12/00 G 11 C 7/00 3 0 3 3 1 3 P-8841-5B 7341-5B

審査請求 未請求 発明の数 1 (全8頁)

の発明の名称

半導体集積回路

②特 願 昭62-323360

20出 願 昭62(1987)12月21日

⑫発 明 者 中 川

妾 明

東京都小平市上水本町1479番地 日立マイクロコンピュー

タエンジニアリング株式会社内

の出願人

日立マイクロコンピュ

ータエンジニアリング

東京都小平市上水本町1479番地

株式会社

⑫代 理 人

弁理士 玉村 静世

明和祖

1. 発明の名称

半導体集積回路

- 2. 特許請求の範囲

 - 2. 上記インタフェース手段は、プロセッサに直接結合される入出力手段と、この入出力手段を介してプロセッサから供給される情報に基づい

て内部アクセスタイミングを生成するアクセスタイミング生成手段と、上記制御記憶手段から出力される制御情報を受けて、入出力手段による信号の振り分け制御を行うと共に、アクセスタイミング生成手段によるタイミング生成論理を制御する制御手段とを含んで成るものであることを特徴とする特許請求の範囲第1項記役の半導体集積回路。

- 3. 上記制御記憶手段は、マスクROMによって 構成されるものであることを特徴とする特許 球の範囲第1項又は第2項記載の半導体集積回 98.
- 4. 上記データ格納手段は、半導体記憶装置であることを特徴とする特許請求の範囲第1項乃至 第3項の何れか1項に記載の記載の半導体集積 回路。
- 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、プロセッサの制御に基づいてアクセスされるデータ格納手段を内蔵する半導体集積回

路さらには当跤データ格納手段とプロセッサとの インタフェース技術に関し、例えばプロセッサと 半導体記憶装置との直接インタフェースに利用し て有効な技術に関するものである。

「從來技獎]

半導体記憶装盤はそれ固有のアクセスタイミン グ規定を有し、このタイミング規定に従って外部 タイミング信号が供給されることによりアクセス 可能に構成されている。一方、半導体配位装置を 出力制御信号に基づいて半導体記憶装配のための 外部タイミング信号を形成するような外部回路と してのアクセイタイミング発生回路を個々の半灘 体記憶装置のタイミング規定に従って設けておか

アクセス制御するプロセッサの各種制御信号はプ ロセッサの預額に応じて異なると共に、その他周 辺回路の制御にも利用されるため、プロセッサの 出力制御信号は半導体記憶装置のための制御信号 として直接供給して利用することができない場合 が殆どである。このため、半導体記憶装置などを 含めてシステム構成する場合には、プロセッサの

本発明の目的は、プロセッサとのインタフェー スに必要とされる外部回路を削減することができ る半導体単独回路を提供することにある。

本発明の前記ならびにそのほかの目的と新規な 特徴は、本明細套の記述及び縁付園面から明らか になるであろう。

(問題点を解決するための手段)

本願において開示される発明のうち代表的なも のの概要を簡単に説明すれば下記の通りである。

すなわち、プロセッサの制御に基づいてアクセ スされる半導体記憶装置のようなデータ格納手段 を内蔵し、このデータ格納手段のために、プロセ ッサと直接インタフェースを行うインタフェース 手段が上記データ格納手段と同一半導体拡板に形 成され、このインタフェース毛母は、プロセッサ との間でインタフェースされる情報を特定するた めの制御情報を保持するマスクROMのような制 御記憶手段を備え、この制御記憶手段に設定され ている制御情報に基づいて外部のプロセッサと内 部のデータ格納手段との間で情報のやりとりを行 なければならない。

また、半導体記憶装置を含むシステムにおいて プロセッサが管理するアドレス空間には通常複数 の半導体記憶装置やレジスタさらには入出力回路 などがマッピングされるため、プロセッサによる アクセス対象デバイスを選択するためのアドレス デコーダが必要とされる。

なお、半導体記憶装羅とプロセッサとのインタ フェースについて記載された文献の例としては1 987年4月CQ出版社発行の「トランジスタ技 城」P382万型P389がある。

(発明が解決しようとする問題点)

しかしながら、半導体記憶装置などをプロセッ サとインタフェースする場合に、アクセイタイミ ング発生回路やアドレスデコーダが外部回路とし て必要になると、システム上TTLなどによって 形成されるそのようなインタフェース回路の増大 が余儀なくされ、それらによる占有而稅の増大や 実設効率の低下を引き起こすという問題点があっ t- .

うと共にデータ格納手段のためのアクセスタイミ ングを生成するようにされて成るものである。

〔作 用〕

上記した手段によれば、制御記憶手段にはイン タフェースされるべきプロセッサの租銀やプロセ ッサと結合すべき状態に応じた制御情報が予め設 定され、マイクロプロセッサに直接結合されたイ ンタフェース手段はその制御情報に抜づいてプロ セッサと内部のデータ格納手段との間で情報の交 換やアクセスタイミングの生成を行うことにより、 外部に特別なアクセスタイミング発生回路を設け る必要はなく、更に上記制御情報にチップ選択状 個に対応するアドレス情報が含まれる場合には外 部にアドレスデコーダを形成する必要もなく、こ れにより、プロセッサとのインタフェースに必要 とされる外部回路の削波を遠成するものである。

〔实 施 例〕

第1回は本発明の一実施例であるメモリLSI のブロック図である。

第1 図に示されたメモリLSIは公知の半選体

特開平1-163849(3)

集積回路設逸技術によって1つの半導体基板1に形成され、特に制限されないが、図示しないず取としてSRAM(スタティック・ランダム・アクセス・メモリ)部2を備える。このメモリLSIにおいて、SRAM部2以外の機能ブロックは図示しないプロセッサと直接インタフェースを行うインタフェース手段20を構成する。

上記SRAM部2は、スタティック型メモリセルを複数個マトリクス配置して成るメモリセルアレイ3を有する。図示しないメモリセルは、各列毎に失々のデータ入出力端子がピット線対4に結合され、各行毎に失々の選択端子がワード線5に結合されている。

上記ワード級5の選択はローアドレスデコーダ6が行う。このローアドレスデコーダ6は、ローアドレスパッファ及びローアドレスラッチ7から供給されるアドレス信号を解読してそれに対応する所定1本のワード線を選択レベルに駆動する。

上記各ピット線対4は、カラムスイッチ回路8

を介して共通データ終対9に共通接続される。このカラムスイッチ回路8には所定のビット線対を選択的に共通データ線対9に導通にするための図示しないスイッチ素子が含まれ、これらスイッチ素子は、カラムアドレスデコーダ10から出力される選択信号によってスイッチ制御される。このカラムアドレスデコーダ10にはカラムアドレスパッファ及びカラムアドレスラッチ11からアドレス信号が供給される。

上記共通データ線対 9 はデータ入出力バッファ 及びセンスアンプを含むデータ入出力回路 1 2 に 結合される。

SRAM部2全体の内部タイミング制御は内部タイミングジェネレータ13が行う。この内部タイミングジェネレータ13は、制御信号としてチップ・セレクト信号CS、ライト・イネーブル信号WE、アウトプット・ネーブル信号OEが供給される。上記チップ・セレクト信号CSはそのローレベルによりSRAM部2のチップ選択状態を指示する。ライト・イネーブル信号WEはそのロ

ーレベルによりメモリ・ライト動作を掲示する。 アウトプット・イネーブル信号OEはそのローレベルによりメモリ・リード動作を掲示する。

SRAM部2は、上記チップ・セレクト信号C Sのアサート期間がアクセスサイクルとされ、内 部タイミングジェネレータ13はチップ・セレク ト倩号CSがアサートされると、その内部制御手 順に従って各部の動作制御を行う。即ち、アドレ ス信号がローアドレスパッファ及びローアドレス ラッチ7とカラムドレスパッファ及びカラムアド レスラッチ11に取り込まれると共に、取り込ま れたアドレス信号をローアドレスデコーダ6及び カラムアドレスデコーダ10がデコードして、入 カアドレス信号に対応するメモリセルが共通デー 夕線対9に遊通にされ、メモリ・リード/メモリ・ ライト動作指示に従って、メモリセルデータがデ ータ入出力回路12から出力され、又はデータ入 出力回路12から供給されたデータが上記アドレ シングされたメモリセルに存き込まれる。

上記インタフェース手段20は、図示しないプ

ロセッサとSRAM部2との間で各種情報のやりとりを行うと共にSRAM部2のためのアクセスタイミング信号として上記チップ・セレクト信号 CS、ライト・イネーブル信号WE、及びアウトプット・イネーブル信号OEを形成する。

御記憶手段としてのマスクROM(リード・オンリ・メモリ)部24と、このマスクROM部24に設定されている制御情報に基づいて上記入出力インタフェース回路21、アドレス比較回路22、及びアクセスタイミング発生回路23の動作を制御するインタフェースコントローラ25によって構成される。

上記制御情報が組み込まれるマスクROM部24は、本実施例のメモリLSIに電源が供給されると、これに呼応して各種制御情報をインタフェースコントローラ25はこの制御情報に基づいて入出カインタフェース回路21、アドレス比較回路22、及びアクセスタイミング発生回路23を夫

ッサとのインタフェースをも考慮し、同一外部端子EXTPから供給されるアドレス信号ADRとデータDATAとをマルチプレクスして内部に取り込むための図示しないマルチプレクサを内蔵する。

上記マスクROM部24には本実施例のメモリ LSIをアクセス制御するプロセッサに応じた制 御情報が組み込まれる。

々制御する。

例えば、メモリLSIに結合される図示しない プロセッサが、メモリアクセス制御信号としてア ドレス・ストローブ信号AS、データ・ストロー ブ借号DS、及びリード・ライト信号R/Wを出 カすると共に、アドレス信号ADRの出力とデー タDATAの入出力を同一端子を利用して順次時 分割で行うものとされる場合、制御情報に基づい ていインタフェースコントローラ25の制御を受 ける入出力インタフェース回路21は、図示しな いプロセッサから供給されるアドレス・ストロー プ信号AS、データ・ストローブ信号DS、及び リード・ライト信号R/Wをアクセスタイミング 発生回路23に供給する。更に、図示しないプロ セッサから供給されるアドレス信号ADRをアド レス・ストローブ佰号ASのアサートタイミング に同期して所定期間アドレス比較回路22、ロー アドレスパッファ及びローアドレスラッチ7、及 びカラムアドレスパッファ及びカラムアドレスラ ッチ11に供給すると共に、データ・ストローブ 信号DSのアサートタイミングに同期した所定期間、図示しないプロセッサから供給されるデータDATAをデータ入出力回路12に、又はデータ入出力回路12から出力されるデータDATAを図示しないプロセッサに供給可能に制御して、アドレス信号ADRとデータDATAのマルチプレクスインタフェース制御を行う。

このときアドレス比較回路 2 2 には、マスクR O M 部 2 4 に組み込まれているアドレス情報がインタフェースコントローラ 2 5 を介して供給されていて、このアドレス情報に一致する所定ビット数のアドレス情報を含むアドレス信号ADRが入出力インタフェース回路 2 1 から供給される場合、はか換えるなら、メモリしSIのアクセス動作が選択される場合には、選択信号SELがローレベルにアサートされる。

なお、上記アドレス・ストローブ信号ASは、特に制限されないが、図示しないプロセッサの出 カするアドレス信号ADRが確定されるタイミン グに同期してアサートされ、そのアサート期間は 1メモリサイクルに応じた期間とされる。上記データ・ストローブ信号DSは、特に制限されないが、プロセッサがデータDATAを取り込み可能な期間及びプロセッサが出力するデータDATAが確定される期間にアサートされる。上記リード・ライト信号R/Wはそのハイレベルにより図示しないプロセッサのリード動作を指示し、そのローレベルによりライト動作を指示する。

信号WEがローレベルにアサートされる。このときリード・ライト信号R/Wがハイレベルにされている場合にはアウトプット・イネーブル信号O Eがローレベルにアサートされる。

次に上記制御情報がマスクROM部24に組み込まれて成るメモリLSIのシステム動作を説明する。

例えば図示しないプロセッサがメモリLSIを メモリ・ライト・アクセスする場合を第2図を中 心に説明する。

図示しないプロセッサは、メモリトとアクセンカは、メモリ・ライト・アクセンオート・アクセンスをする場合。リード・ライト信号R/Wをローサがインのは制御すると共に、図示しないプロセンアレイのでは、ターサートにの期して当該アドレス信号ADRを内部に取り込む。内部に取り込まれたアドレスをもいる。

信号ADRのうち所定の複数ピットはアドレス比較回路22に供給され、これが上記インタフェースコントローラ25を介してマスクROM部24の制御情報に基づいて初期設定されているアドレス情報に一致することが検出されると、選択信号SELがアサートされてアクセスタイミング発生回路23に供給される。

み制御してラッチさせる。アドレス信号がラッチされると、ローアドレスデコーダ 6 及びカラムアドレスデコーダ10による選択動作に従って当該アドレス信号に呼応するメモリセルが共通データ線対 8 に導通にされる。

をそのとき既にアドレシングされているメモリセルに存き込み制御する。

当放メモリ・ライト・アクセス動作は、アドレス・ストローブ信号ASのネゲート、さらにはこれに同期するチップ・セレクト信号CSのネゲートに基づいて終了される。

上記実施例によれば以下の作用効果を得るものである。

(1) 外部と直接インタフェースを行う入出カイ ンタフェース回路21は、複数個の外部端子EX TPを備えると共に、メモリLSIの内部に結合 される複数個の内部端子INTPを有し、個々の 外部端子EATPと内部端子INTPとの接続態 様はマスクROM部24に組み込まれる上記制御 **悄報に従ったインタフェースコントローラ25の** 制御によって決定される。この制御情報には図示 しないプロセッサに結合される外部蝎子ERTP 及びその婚子を介してインタフェースされる信号 の種類さらには当該信号固有のタイミング情報に 広ずるような竹银が含まれている。したがって、 メモリLSIに結合すべきマイクロプロセッサに 応じた制御情報をマスクROM部に組み込んでお くことにより、メモリLSIをアクセスするため にプロセッサから出力される制御信号の数や種類、 さらにはプロセッサにおけるアドレス信号やデー タの入出力方式に拘らず所望のプロセッサを直接

メモリLSIに結合してインタフェースを採ることができる。

- (2) 同一外部増子EXTPから供給されるアドレス信号ADR及びデータDATAをマルチプレクスして内部に取り込むためのマルチプレクサを入出力インタフェース回路21に組み込んでおいて、アドレス信号ADRとデータDATAとのマルチプレクスインタフェース制御を可能に構成すると、アドレス信号ADRとデータDATAとを分離するための外部回路が不要とされる。
- (3) マスクROM部24に組み込まれる制御格 報には、プロセッサが管理することになるアドレ ス空間のうちメモリLSIに割り当てられてこれ を指定するためのアドレス情報が含まれ、このア ドレス情報とプロセッサから供給されるアドレス 借号ADRの所定ビットとの比較結果に基づい内 選択情号を形成するアドレス比較回路22を オモリLSIを選択するためのアドレスデコーダ をメモリLSIの外部に設ける必要がなくなる。

(4) SRAM部2のためのアクセス制御信号即ちチップ・セレクト信号CS、ライト・イネーブル信号WE、及びアウトプット・イネーブル信号OEを形成するためのアクセスタイミング発生回路23を内蔵し、プロセッサから供給される制御信号を形成するための論理はマスクROM部24に組み込まれる制御情報に含まれていることにより、そのようなアクセス制御信号を形成するためのタイミング発生回路を外部回路として特別に設ける必要はない

(5) 上記各作用効果より、各種構成のプロセッサと直接インタフェースすることができ、プロセッサとのインタフェースに必要とされる外部回路を削減することができる。これにより、TTL回路などで構成されるような外部インタフェース回路が削減される分だけシステムの小型化を図ることができると共に、システムの組み立て工程における各種デバイスの実数効率をも向上させることができる。

ス端子は外部端子に結合せずにパッド状態に図めておくことができる。EEPROMにする場合にはアクセス用外部端子が必要とされる。さらに制御情報の内容は上記実施例に限定されない。

入出力インタフェース回路はアドレス信号とデータとをマルチプレクスインタフェース可能な構成に限定されず、そのためのマルチプレクサを有しない構成にすることができる。

上記爽施例ではSRAM部2を備えたメモリLSIについて説明したが、これをダイナミックRAMやROMの構成に変更することができる。例えばダイナミックRAM部を内蔵するメモリLSIとする場合には、上記実施例のアクセスタイミング発生回路23は所謂ダイナミックRAMコントローラもしくはその優能を有する類似の回路構成に変更される。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるメモリLSIに適用した場合について説明したが、本発明はそれに限定されるものではなく、プロセッ

以上本発明者によってなされた発明を実施例に 悲づいて具体的に説明したが本発明はそれに限定 されずその要旨を逸脱しない範囲において種々変 更することができる。

例えば、上記突施例では制御情報に基づいて入 出力インタフェース回路 2 1 やアクセスタイミング発生回路 2 3 を制御するインタフェースコントローラ 2 5 を設けたが、このインタフェースコントローラ 2 5 に含まれるような制御論理を例々の入出力インタフェース回路 2 1 やアクセスタイミング発生回路 2 3 などに含めてもよい。

制御情報が組み込まれる制御記憶手段はマスクROMに限定されず、固定ROMとする場合にはヒューズ解断形式のROMでもよく、また、 容き換え可能なEPROM (イレーザブル・アンド・プログラマブルROM) やEEPROM (エレクトリカリ・イレーザブル・アンド・プログラマブルROM) にしてもよい。EPROMにする場合、制御情報の容を込みをチップもしくはペレット状態で行うならば、当該EPROMのためのアクセ

サによってアクセスされる制御レジスタやデータレジスタを有する入出力回路やダイレクト・メモリ・アクセス・コントローラなどの各種周辺LSIにも適用することができる。本発明は少なくともプロセッサとインタフェースされてアクセスされるデータ格納手段を有する条件のものに適用することができる。

(発明の効果)

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

すなわち、インタフェースされるべきプロセッサの稲類やプロセッサと結合すべき状態などに応じた制御情報を組込可能な制御記憶手段を含み、その制御情報に従って内部とマイクロプロセッサとのインタフェースを行いながら内部アクセスタイミングの生成を行うインタフェース手段を内蔵することにより、外部回路としての特別なインタフェースすることができるという効果が

ある.


4. 図面の簡単な説明

第1 図は本発明の一実施例であるメモリLS 1 のブロック図、

第2図はメモリLSIのライト・アクセス動作 を説明するためのタイムチャートである。

1 … 半導体基板、2 … S R A M 部、3 … メモリセルアレイ、1 3 … 内部タイミングジェネレータ、C S … チップ・セレクト信号、W E … ライト・イネーブル信号、O E … アウトブット・イネーブル信号、2 0 … インタフェース手段、2 1 … 入出力インタフェースの路、E X T P … 外部 値子、I N T P … 内部 4 子、2 2 … アドレス比較 回路、2 3 … アクセスタイミング発生回路、2 4 … マスクR O M 部、2 5 … インタフェースコントローラ、A S … アドレス・ストローブ信号、D S … データ・ストローブ信号、R / W … リード・ライト信号、A D R … アドレス信号、D A T A … データ・


第 2 図



代理人 非理士 玉 村 静



第1図



(19)

(11) Publication number:

01163849 A

PATENT ABSTRACTS OF JAPAN

(21) Application number: 62323360

(51) Intl. Cl.: G06F 12/00 G11C 7/00

(22) Application date: 21.12.87

(30) Priority:

(43) Date of application publication:

(84) Designated contracting states:

(71) Applicant: HITACHI MICRO COMPUT ENG LTD

(72) Inventor: NAKAGAWA TAKAAKI

(74) Representative:


(54) SEMICONDUCTOR INTEGRATED CIRCUIT


(57) Abstract:

PURPOSE: To curtail a special interface circuit as an external circuit by making an interface means built—in which generates an internal access timing while carrying out the interface between an internal part and a microprocessor according to control information.

CONSTITUTION: The control information corresponding to the types of a processor to be interfaced or the linking condition of the processor are set beforehand to a mask ROM 24. An interface means 20 directly linked to the microprocessor exchanges the information between the processor and a SRAM part 2 to be an internal data storing means, and generates the access timing based on the control information. Consequently, an external special access timing generating circuit is unnecessary to be provided, and further, when address information corresponding to a chip selecting condition is included in the control information, an external address decoder is unnecessary to be formed. Thus, the external circuit necessary for the interface between the processor can be curtailed.

COPYRIGHT: (C) 1989, JPO& Japio





Our Comment: The Examiner seems to think as follows. The mask ROM 24 corresponds to the register in present Claim 1. Access timing signals, which are generated based on the contents of the ROM 24, involve naturally time delay. It is explained that an EEPROM may be used in place of the mask ROM 24.